Es wird eine referenzlose 28‑Gb/s Non‑Return‑to‑Zero‑(NRZ) Full‑Rate Bang‑Bang‑Clock‑and‑Data‑Recovery‑(BBCDR)‑Schaltung für Hochgeschwindigkeits‑Optiktransceiver vorgestellt. Implementiert in der 250‑nm‑SiGe‑BiCMOS‑Technologie (SG25H4) von IHP ist das Design mit der Integration in Electronic‑Photonic Integrated Circuits (EPIC) kompatibel. Die Architektur nutzt einen übergangsbasierten nichtlinearen Alexander‑Phasendetektor sowie eine Phasenregelungsschleife zweiter Ordnung (PLL) mit adaptivem Dual‑Loop‑Filter, wodurch eine robuste Takterholung und Daten-Neusynchronisation ermöglicht wird. Ein wesentlicher Beitrag ist eine Frequenzakquisitionsmethode, die auf einer kontrollierten Offsetstrom‑Modulation im Integrationspfad basiert und den VCO während des Betriebs gezielt verstimmt. Dieser Ansatz erweitert den Erfassungsbereich gegenüber konventionellen BBCDR‑Designs deutlich, bei minimalem Zusatzaufwand an Komplexität und Leistungsaufnahme. Die kontinuierliche Offset‑Modulation ermöglicht zudem eine autonome Frequenzakquisition, verbessert die Startzuverlässigkeit und vereinfacht die Systemintegration.

Referenzen

[1] M. Iftekhar and J. C. Scheytt, “Enhanced pll circuit,” Patent WO2023099639A1, 2023.

[2] M. Iftekhar, S. Gudyriev, and J. C. Scheytt, “Reference-less Bang-bang CDR with Enhanced Frequency Acquisition Range Using Static and Modulated Integral Branch Offset Currents,” in 2021 IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCICTS), 2021, pp. 1–4.

[3] M. Iftekhar, S. Gudyriev, and J. C. Scheytt, “28 Gbps Bang-Bang CDR for 100G PSM4 with Independently Tunable Proportional and Integral Parameters of the Loop Filter in 0.25um Photonic BiCMOS Technology,” in 2020 IEEE 20^th Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SiRF),2020, pp. 26–29.