Demonstrator‑Chip des Scale4Edge‑Ökosystems für eine industrielle Audio‑Ereigniserkennungsanwendung, entwickelt im Rahmen des Scale4Edge‑Projekts. Der Chip wurde in der 22FDX‑Technologie von GlobalFoundries gefertigt und enthält eine RISC‑V‑CPU mit benutzerdefinierten Instruction‑Set‑Architecture‑Erweiterungen (ISAX) für schnelle KI‑ und DSP‑Verarbeitung, einen energieeffizienten neuronalen Netzwerkbeschleuniger sowie eine skalierbare PLL zur Erfüllung von Echtzeitanforderungen.

Der Chip besitzt eine Gesamtfläche von 2500 µm × 1350 µm und verfügt über 107 I/O‑Pins, einschließlich der Versorgungsspannungen (1,8 V I/O, 0,9 V Core). Die PLL hat eine Größe von 300 µm × 200 µm. Die Taktquelle kann entweder über einen On‑Board‑Oszillator (20–200 MHz) oder über die On‑Chip‑PLL (160–1180 MHz) bereitgestellt werden.

Das digitale Design wurde für einen Worst‑Case‑Frequenzbereich von 20–700 MHz optimiert, um unterschiedliche Taktfrequenzen zu ermöglichen, die entweder per Software oder über Konfigurationspins dynamisch skaliert werden können. Experimentelle Ergebnisse zeigen, dass der Chip zuverlässig bis zu 1 GHz übertaktet werden kann. Während Leerlaufzeiten werden TGC‑C und UltraTrail konsequent durch Clock‑Gating deaktiviert. Insgesamt verfügt das System über 384 KiB SRAM für das SoC und 136 KiB SRAM für UltraTrail.

Referenz:

P. P. Bernardo, M. Iftekhar, B. Sadiye, W. Mueller et al., "A Scalable RISC-V Hardware Platform for Intelligent Sensor Processing," 2024 Design, Automation & Test in Europe Conference & Exhibition (DATE), Valencia, Spain, 2024, pp. 1-5, doi: 10.23919/DATE58400.2024.10546589.