Projektgruppen

Motivation:

Phasenregelkreise (PLLs) werden in einer Vielzahl von Anwendungen im Bereich drahtloser und leitungsgebundener Kommunikation, in Prozessoren, mechatronischen Systemen usw. eingesetzt. Im Projekt soll jeder Teilnehmer eine Teilkomponente einer integrierten PLL entwickeln, wie z.B. einen Phasen-Frequenz-Detekor, einen spannungsgesteuerten Oszillator oder einen Frequenzteiler. Die Entwicklungsschritte umfassen Schaltplanentwurf, Simulation und Chiplayout. Als beispielhafte Anwendung soll gemeinsam ein Frequenzsynthesizer für 10 Gigabit Ethernet (10GBASE-SR mit 10.3125 Gb/s serieller Datenrate) realisiert werden.
Als Halbleitertechnologie wird entweder eine 0.13 μm SiGe BiCMOS Technologie des IHP oder eine 65 nm CMOS Technologie von STMicro verwendet. Für den Chipentwurf wird eine moderne Entwurfs-Software der Fa. Cadence Design Systems verwendet.

Aufgaben:

• Einarbeitung in die Benutzung moderner Chip-Entwufssoftware
• Entwicklung einer PLL-Teilkomponente vom Schaltplan bis zum Layout
• Zusammenarbeit mit anderen Studenten, um technische Probleme gemeinsam zu lösen
• Präsentation von Ergebnissen in einer Abschlussbesprechung und im Projektbericht

Voraussetzungen:

• Vorlesung „Schaltungstechnik“ des Bachelor Elektrotechnik, Vorlesung „Circuit and System Design“ des Master „Electrical Systems Engineering“, oder vergleichbare Vorlesungen zum Thema Schaltungstechnik einer anderen Universität sind notwendig.
• Die Vorlesungen „Schnelle integrierte Schaltungen für die digitale Kommunikation“ (Scheytt), „Integrierte Schaltungen für die drahtlose Kommunikation“ (Scheytt), „Analoge CMOS Schaltkreise“ (Thiede) oder „Theorie und Anwendung von Phasenregelkreisen“ (Hilleringmann) sind von Vorteil aber nicht notwendig.

Ausschreibung als PDF-Dokument